CIRCUITI SEQUENZIALI

 

Si dicono circuiti combinatori i circuiti logici in cui l'uscita dipende dallo stato degli ingressi nell'istante considerato.

Si dicono circuiti sequenziali i circuiti in cui l'uscita dipende non solo dallo stato degli ingressi nell'istante considerato ma anche da quello che erano gli ingressi e le uscite negli istanti precedenti quello considerato. In pratica il circuito sequenziale ricorda quello che è avvenuto nel circuito negli istanti precedenti.

Un circuito logico si dice asincrono quando l'uscita si adegua allo stato degli ingressi senza attendere il consenso di un segnale di sincronismo. Un circuito si dice sincrono quando l'uscita si adegua allo stato degli ingressi solo all'arrivo di un impulso di sincronismo. Si dice clock un impulso di sincronismo in grado di stabilire l'istante preciso in cui i circuiti devono commutare. Vi sono circuiti che commuta sul fronte di salita dell'impulso di clock, oppure sul fronte di discesa dell'impulso di clock, oppure quelli che hanno bisogno dell'intero impulso di clock per poter commutare. Usiamo la seguente simbologia:

circuito che commuta sul fronte positivo del clock

 

circuito che commuta sul fronte negativo del clock

  

pagina iniziale  

ING. PIETRO DE PAOLIS - VIA MARCHE 7 - 73013 GALATINA (LECCE) - TEL. 0836 561519

LATCH TIPO S - R

Il latch tipo S-R è un circuito base della logica sequenziale e costituisce una elementare cella di memoria. Può essere realizzato o con due porte NOR o con due porte NAND. Lo schema elettrico e lo schema a blocchi con porte NOR sono i seguenti:

Latch tipo S-R

Il latch S-R ha due morsetti di ingresso: il SET che pone l'uscita Q a 1; il RESET che pone l'uscita Q a zero. Vi sono due uscita, l'una l'opposto dell'altra, una la indichiamo con Q e l'altra con Q negato.

La tabella di verità del latch S-R è la seguente:

S

R

Qn+1

0

0

Qn

0

1

0

1

0

1

1

1

n.v.

Indichiamo con Qn lo stato dell'uscita prima dell'applicazione dei segnali di ingresso e con Qn+1 lo stato dell'uscita dopo che sono stati applicati i segnali di ingresso, quindi se Qn+1 = Qn vuol dire che l'uscita è rimasta invariata, cioè se era 0 è rimane a zero, se era 1 rimane a 1. La combinazione S=1 e R=1 non è consentita in quanto non logica, quindi non valida.

Utilizzando le porte NAND lo schema elettrico è il seguente:

Latch S-R con porte NAND

invece la tabella di verità diventa la seguente:

S

R

Qn+1

0

0

n.v.

0

1

1

1

0

0

1

1

Qn

 

 

pagina iniziale  

 

CIRCUITO ANTIRIMBALZO

Una delle applicazioni del latch S - R è quella di un circuito antirimbalzo. Infatti nei circuiti sequenziali lo stato delle uscite dipende dalla sequenza dei segnali applicati in ingresso. Poiché la semplice chiusura di un contatto elettromeccanico dà luogo a dei piccoli rimbalzi nella chiusura dell'interruttore che possono dare luogo a delle variazioni di tensione prima di raggiungere la tensione finale. Come dal seguente diagramma:

Tensione di chiusura di un interruttore

Tali variazioni di tensione danno luogo a degli errori di tipo logico. Un circuito antirimbalzo può essere il seguente:

Circuito antirimbalzo

Quando il pulsante P si trova verso l'alto si ha S = 0; R = 1; Q = 1. Mentre il pulsante scende verso il basso il falso contatto nella parte superiore del pulsante non riesce a portare R a 0, anche se S può oscillare tra 0 e 1; una volta che il pulsante ha toccato la parte inferiore R = 0; S = 1; Q = 0; successivi falsi contatti nella parte inferiore non riusciranno più a far commutare l'uscita, infatti perché ciò avvenga, occorre che il pulsante ritorni verso l'alto.

 

pagina iniziale  

 

LATCH S - R CON ABILITAZIONE

L'abilitazione è un particolare ingresso che ha il compito di stabilire l'istante in cui l'uscita si deve adeguare allo stato degli ingressi. Il morsetto di abilitazione si può indicare con la sigla EN oppure G. Consideriamo il seguente circuito:

Latch S-R con abilitazione

Possiamo notare che gli ingressi S ed R non sono stati applicati direttamente al latch S - R ma mediante due porte NAND che hanno lo scopo di abilitare, quella superiore l'ingresso SET, quella inferiore l'ingresso di RESET. La tabella di verità diventa la seguente:

 

EN

S

R

Qn+1

0

X

X

Qn

1

0

0

n.v.

1

0

1

1

1

1

0

0

1

1

1

Qn

 

 Dove X sta a indicare che, qualunque sia la combinazione di S e di R, quando EN = 0 l'uscita resta invariata.

 

pagina iniziale  

 

 FLIP FLOP J - K

I flip flop sono dei circuiti sequenziali analoghi ai latch S- R, tuttavia si differenziano perché nei flip flop l'istante in cui avviene la commutazione delle uscite è stabilito con certezza, e si evita il difetto della trasparenza; dove trasparenza vuol dire che l'uscita si adegua immediatamente allo stato degli ingressi, non appena variano gli ingresso, ciò è un difetto quando si voglio circuiti perfettamente sincronizzati, nei quali gli istanti di commutazione devono essere decisi con precisione. Lo schema di un flip flop J - K è il seguente:

Flip-flop J-K

notiamo che vi è l'ingresso J, che corrisponde a SET del latch S-R; l'ingresso K, che corrisponde al RESET del latch S-R; l'ingresso di clock CK, che fa commutare il circuito durante il fronte di salita dell'impulso di clock; il morsetto Pr, che sta per PRESET, cioè pone l'uscita Q = 1 indipendentemente dagli ingressi e dal clock; il morsetto Cl, cioè CLEAR, che pone l'uscita Q = 0, indipendentemente dagli ingressi e dal clock; infine le due uscite Q e Q negato. La presenza del clock rende il circuito di tipo sincrono.

Lo schema interno è il seguente:

Schema interno di in flip-flop J-K

La tabella di verità è la seguente:

 

CK

J

K

Qn+1

0

X

X

Qn

Ý

0

0

Qn

Ý

0

1

0

Ý

1

0

1

Ý

1

1

Qn

 

Il simbolo Ý indica il fronte di salita dell'impulso di clock. In assenza di clock l'uscita resta invariata.

 

pagina iniziale  

 

FLIP FLOP MASTER SLAVE

Il flip flop di tipo master slave è diviso in due flip flop, uno principale, detto master, uno secondario detto slave. In tal modo si elimina del tutto il problema della trasparenza, infatti il flip flop principale memorizza il valore degli ingressi J e K durante il fronte di salita dell'impulso di clock, invece il secondario adegua l'uscita allo stato degli ingressi solo al fronte di discesa dell'impulso di clock, quindi occorre un intero impulso perché avvenga la commutazione. Lo schema elettrico è il seguente:

Flip-flop Master-Slave

 

La tabella di verità è la seguente:

CK

J

K

Qn+1

0

X

X

Qn

_ é ù _

0

0

Qn

_ é ù _

0

1

0

_ é ù _

1

0

1

_ é ù _

1

1

Qn

 

Il simbolo _ é ù _ indica l'intero impulso di clock.

 

pagina iniziale  

 

FLIP FLOP TIPO D

Il flip flop di tipo D ha lo scopo di trasferire all'uscita Q il dato presente in ingresso quando arriva l'impulso di clock. Lo schema è il seguente:

Flip-flop tipo D

Notiamo la presenza di un invertitore che fa in modo che il valore dell'ingresso K sia sempre opposto a quello dell'ingresso J. La tabella di verità è la seguente:

CK

D

Qn+1

0

X

Qn

Ý

0

0

Ý

1

1

 

La lettera D sta per dato. Un flip flop di tipo D è un elemento di memoria, che memorizza il dato in ingresso su D e lo trasferisce tale e quale all'uscita Q, quando arriva il segnale di clock. In pratica viene usato da buffer. Un buffer a 8 bit può essere il seguente:

Buffer a 8 bit

Può essere usato come divisore di frequenza, cioè divide per 2 la frequenza applicata sull'ingresso di clock, come dal seguente schema:

Divisore di frequenza per 2

Infatti occorrono due impulsi di clock per ogni impulso ottenuto sull'uscita Q.

Un altro modo di ottenere un divisore di frequenza è quello di utilizzare il flip flop di tipo T, secondo il seguente schema:

Divisore di frequenza con flip-flop tipo T

Possiamo notare che gli ingressi J e K sono collegati tra di loro. Mantenendo a livello alto l'ingresso T, ad ogni impulso di clock l'uscita commuta; però occorrono sempre due impulsi di clock per uno da ottenere in uscita. La tabella di verità è la seguente.

CK

T

Qn+1

0

X

Qn

Ý

0

Qn

Ý

1

Qn

 

 

 

pagina iniziale  

ING. PIETRO DE PAOLIS - VIA MARCHE 7 - 73013 GALATINA (LECCE) - TEL. 0836 561519